本文主（zhǔ）要（yào）介绍数字电路基础知（zhī）识，用最简（jiǎn）洁（jié）的（de）内（nèi）容介绍最核心的知识。

1、数字电路是什么?数字电路是利用（yòng）电源电（diàn）压的高电平和低电平分别表（biǎo）示1和0，进而实现信（xìn）息的表达。模拟信号：随时（shí）间连续变化的信号。处理模拟信号的电路就是模拟电路。数字信号：随时间不连续变（biàn）化的信号，离散（sàn）变化。处理数字信（xìn）号（hào）的电路就是数字电路。

2、数值表达（dá）我们常用的数值表达方（fāng）式（shì）是十进制，但在数字电路中（zhōng）采用的是二进制，如（rú）下图所（suǒ）示：

有符号二进制：

3、比特和字节比特：二（èr）进制中的（de）一个数字位称为 binary digit，用bit表（biǎo）示，常简写（xiě）为“b”。字节：1字节（jiē）等于8比特，用byte表示，常简写为“B”。4、1K 字节理解的差异K、M、G、T 是表示大数（shù）据量时常用的单位。1K 的大小有 1000(10 的 3 次方)和 1024(2 的 10 次方（fāng）)两种计数方法（fǎ）。通常（cháng），衡量计算机内存（cún）和（hé）网络数据包（bāo）大小时，1K 相当于 1024 比特。而在硬（yìng）盘等存储器的标（biāo）签上记（jì）述的尺寸或物理学（xué）中的（de） 1K 相当于 1000。

5、反（fǎn）码（mǎ）与补码反码 = 原码所有bit位取（qǔ）反补（bǔ）码 = 反（fǎn）码+1比如原码=0101，则反码=1010，补（bǔ）码=1011

6、MOSFET的（de）结构目前数字电路基（jī）本上都（dōu）是由 MOSFET 场效应管构（gòu）成的。MOSFET 是（shì）一种（zhǒng）在施加电压后可（kě）以像开（kāi）关（guān）一样工作的半导体器件。MOSFET 有 P 型 MOSFET 和 N 型 MOSFET 两种。

7、逻辑运算与基本逻辑门电路(1)逻（luó）辑（jí）运算使用 AND(逻辑（jí）与)、OR(逻辑或)、NOT(逻（luó）辑非)三种基本运（yùn）算组合来实现各种运算。

(2)CMOS 基本（běn）逻辑门电路

8、存（cún）储元件锁存器(Latch)就是一种存储元件，具有像闩（shuān）锁一样（yàng）锁住（zhù）并维持数据的（de）特性，通（tōng）过组合基本的逻辑门可以（yǐ）实现。
(1)最简（jiǎn）单的锁（suǒ）存器由（yóu）一个（gè）2输入的AND门组成，将一（yī）路输入（rù）与（yǔ）输出连（lián）接（jiē）形成回路。

(2)D锁（suǒ）存器(Data Latch，D-Latch，数据（jù）锁存器（qì）)由4个NAND组成，输入信号有D(DATA)和E(ENABLE)，输出信号有Q和/Q。工作逻辑：E 为（wéi） 0 时保（bǎo）持前一个数据（jù），E 为 1 时将输入 D 的数据输出到 Q。E为1时（shí）输入（rù）的 D 直接通（tōng）过 Q 输出。D锁存器构成（chéng）以及电（diàn）路组（zǔ）成如下：

真值表：

(3)D触（chù）发器D 锁存器和 NOT 门组合，可（kě）以实现依据（jù）时钟信号同步并保存数据的 D 触发器。D 触发器有 D(Data) 和 C(Clock) 两（liǎng）个输入信号，Q 和

两个（gè）输（shū）出信号。D触发器电路组合（hé）如（rú）下（xià）图所（suǒ）示（shì）。

D触发器（qì）的电（diàn）路符号：

工作逻辑（jí）：当 D 触 发器的（de） C 为 0 时，前端 D 锁存器输出信号 D 的值，后端 D 锁存器（qì）保持之前的数（shù）据。当 C 为 1 时，前（qián）端 D 锁（suǒ）存器保持之前的数据（jù），后端 D 锁存器将（jiāng）前端 D 锁存器保持的数据直接通（tōng）过 Q 输出。

D触（chù）发器（qì）由（yóu）于原理和构造简单，广泛应用于同步（bù）电路。

扩展知识：《建（jiàn）立时间与保持时间》D 触发器是由时（shí）钟信号的边沿来（lái）触发数据的存储动作的。因此，需要（yào）在时（shí）钟沿前后一段时间内将输入信号稳（wěn）定下来。如果在（zài）时钟变化时输入信号也（yě）在变化（huà），很可能（néng）无法（fǎ）正确存（cún）储数（shù）据。因此，为了让 D 触发器正确存（cún）储数据，需（xū）要有建立时间(setup time)和保持时间（jiān）(hold time)两个基本（běn）条件。建（jiàn）立（lì）时间（jiān）是在时（shí）钟变化前必须稳定（dìng）输入（rù）信号的时（shí）间，而保持时间是时钟变（biàn）化后必须稳定输入信号的时间。同时遵守（shǒu）建立时间和（hé）保持时间，就可（kě）以让 D 触发器正（zhèng）确（què）的存储（chǔ）数据。具体（tǐ）的时（shí）序图如下（xià）所示：

9、组（zǔ）合逻（luó）辑电路和（hé）时序逻（luó）辑（jí）电路（lù）数（shù）字电路可以（yǐ）分为组逻辑合电路和时序逻辑（jí）电路（lù）两种（zhǒng）。

(1)组合逻（luó）辑电路组合逻辑电路是（shì）指输出值仅由输入信号（hào）的状态决定的电路，不依赖（lài）于过去的输入。从电路组成上来看，只包含门（mén）电路，不包含（hán）存储元件。比（bǐ）如下图所（suǒ）示就（jiù）是一个组合逻辑电路。

(2)时序逻辑电（diàn）路（lù）时序逻辑电路（lù）是（shì）指输出值同时依赖于现在和过去输入信号（hào）的逻辑电路。从电路组成上（shàng）来看，时（shí）序逻辑电（diàn）路等于组合逻（luó）辑电路+存储（chǔ）电路。从工作逻辑上来看，输出状（zhuàng）态（tài）必须反馈（kuì）到输入端，与输入（rù）信号（hào）共同决定组合逻辑的（de）输出。